PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-137653

(43) Date of publication of application: 12.05.1992

(51)Int.CI.

H01L 21/82 G06F 15/60

(21)Application number: 02-259052

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

28.09.1990

(72)Inventor: KAWAHISA KATSUE


SASAKI TADAHIRO KAMEYAMA ATSUSHI

(54) DESIGNING METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT

(57)Abstract:

PURPOSE: To enhance an integration, a speed and to reduce power consumption while shortening a period from a logical design to the end of a layout design by designing and verifying by a logic simulation with a delay using real wiring capacity until a delay time falls within a predetermined range.

CONSTITUTION: A logical design is initially executed, verified by a logical simulation with a delay using a virtual wiring capacity, and designed in a layout by an automatic disposition wiring. If there is a signal line which does not fall within a range set by a delay time due to the capacity of an external load, it is replaced with a cell having a different driving current, and a signal delay is fallen in a set range. A design by a logical simulation with a delay using a real wiring capacity is verified, and if an error is detected, the set range of the delay time due to an external load capacity is altered or the set value of a fan-out capacity is varied, the fan-out capacity is again checked, then an automatic disposition



wiring layout is performed, repeated until a desired result is obtained, and the length of a signal wiring 42 for connecting between logic blocks 41 can be shortened.

LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision

of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

平4-137653

Sint. Cl. 5

識別配号

广内整理番号

❸公開 平成 4年(1992) 5月12日

H 01 L 21/82 G 06 F 15/60

360 A

7922-5L 7638-4M

M H 01 L 21/82

C

審査請求 未請求 請求項の数 2 (全5頁)

ᡚ発明の名称 半導体集積回路の設計方法

②特 顧 平2-259052

②出 願 平2(1990)9月28日

@発明者 川久 克江

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

@発明者 佐々木 忠寛

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

@発明者 亀 山 敦

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

勿出 願 人 株 式 会 社 東 芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦

外3名

8A M M

1. 発明の名称

半導体集積回路の設計方法

- 2. 特許請求の範囲
- (1) 操準セルを用いた半導体集積回路の設計方法において、

論理設計するステップと、

前記論理設計の後に配置配線するステップと、 前記配置配線の結果から各信号線の遅延時間を 求め、前記各信号線の遅延時間を全て所定の時間 以内に収めるべく論理設計又は配置配線の修正を 行うステップと、

前記各信号線の遅延時間が全て所定の時間以内に収まる配置配線が決定された後、実配線容量を用いた遅延付き論理シミュレーションによる設計検証を行うステップと、

を有することを特徴とする半導体集積回路の設 計方法。

(2) 前記配置配線の結果から前記各信号線の遅延時間が所定の時間以内に収まらない信号線が見

つかった場合、前記信号線を出力段に有するセルをこのセルと機能が同じで駆動能力が異なるセルに要換し、前記各信号線の遅延時間が全て所定の時間以内に収めるべく論理設計又は配置配線の修正を行うことを特徴とする請求項1に記載の半導体集積回路の設計方法。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は半導体集積回路の設計方法に係り、特にスタンダーセル方式を用いた自動設計方法に関する。

(従来の技術)

近年、汎用品等の大量生産主体の共禄回路の他に、ユーザーからの要求に応じて設計される。ミカスタム方式の集積回路、いわゆるASICの要求が高くなっている。スタンダードセル方式は、ASICの設計・製造に用いられる代表的な手法である。なかでもスタントセル方式はゲートアレイ方式に対してセル使

用率が高く、しかも未使用の配線トラックがない 等の利点を持つ。

第4図にはスタンダードセル方式を用いた半導体集積回路の自動設計方法に関するフローチャートが示されている。

最初、論理設計を行い(ステップS1)、次にファンイン、ファンアウト数及び仮想配線容量から仮想外部負荷容量を見積もり(ステップS2)、この仮想配線容量による遅延付き論理シミュレーションを行い(ステップS3)、論理の誤り、タイミングの誤り等があるか設計の検証を行う。(ステップS4)。

誤りが検出されたら不良箇所を検討し (ステップ S 1 0) 、 論理設計 (ステップ S 1) に飛び、 誤りがなくなるまで上述したステップ (S 1 ~ S 4 、 S 1 0) を繰り返す。

仮想配線容量による遅延付き論理シミュレーション(ステップS3)で誤りが検出されなければステップS5に飛び、自動配置配線によるレイアウト設計を行う。次にレイアウトの結果から各信

論理設計にもどって設計をやり直さなければならない(SI~SI2)。その結果、論理設計からレイアウト設計終了までの期間、すなわち設計TAT(Turn And Time)が長くなるという問題あった。

(発明が解決しようとする課題)

号線の実配線負荷容量を洗み取り (ステップS6)、この実配線容量による遅延付き 論理 シミュレーションを行い (ステップS7)、 論理の誤り、 タイミング等の誤りがないか校証を行う (ステップS8)。

誤りがなければステップ S 9 に飛び、レイアウト設計が終了する。もし誤りがあれば不良歯所を検討し(ステップ S 1 2)、論理設計(ステップ S 1)に飛び、誤りがなくなるまで上述したステップ (S 1 ~ S 1 2)を繰り返す。

本発明は、上記事情を考慮してなされたもので、その目的とするところは、論理設計からレイアウト設計終了までの期間を短縮しながらより高集積で高速、低消費電力の半導体集積回路の設計方法を提供することにある。

[発明の構成]

(課題を解決するための手段)

上記の目的を達成するために、本発明は、標準セルを用いた半導体集積回路の設計方法におい

て、論理設計するステップと、前記論理線の結果の配置配線するステップと、前記配置配線の結果の正置の各信号線の運延時間を次内に収めるべてと、のの時間を全ての時間の重要をから、では自動配置に線をやっての時間を設ける配置にはが全でである。とのでは、これを設けるととを特徴とする

(作用)

イアゥト設計の結果から各信号線の外部負荷の容量を読み取る(ステップS24)。ここで外部負荷の容量は、次段のセルとの接続に用いた配線容量とファンアウト容量の和として求める。

次に各信号線の外部負荷容量による遅延時間を式(1)より求める(ステップS25)。

(外部負荷の容量による遅延時間)

= α (外部負荷の容量) / (セルの駆動電流) ... (1)

なお、αは比例定数である。

次に全ての信号線について、外部負荷の容量による遅延時間が設定した範囲内にあるかどうかを 判断する(ステップS26)。

選延時間が設定した範囲内にない信号線があった場合には、その信号線のセルを、セルライブラリの中からその信号線のセルと機能は同じであるが出力及の駆動電流が異なるセルと置き換え、信号遅延を設定した範囲に収める(ステップS27. S28)。セルの選定は、例えば、外部負荷容量と駆動電流との関係が第2図に示される直線 a , TATの短縮化が図れる。また、選延時間が所定範囲にない信号線が検出され場合、この信号線を出力段に有するセルをこのセルと機能が同じで駆動能力が異なるセルに置換することにより容容を設計修正することができる。また、外部負荷容をに対し、最適な駆動能力を持つセルを選定で路をのでより高集務で高速、低消費電力の集務回路を実現することができる。

(事施例)

以下、図面を参照しながら実施例を説明する。 第1図には本発明の一実施例に係る半導体論理 集積回路の自動設計方法に関するフローチャート が示されている。

最初に論理設計(ステップS1)を行い、仮想 記線容量を用いた遅延付き論理シミュレーション による設計検証(ステップS3、S4)を行う。 誤りが検出されなくなるまでステップS2、S3。 S4、S10、S1を繰り返す。この設計検証で 問題がなければステップS23に飛び、自動配置 配線によるレイアウト設計を行う。そしてこのレ

b で表される場合、直線 a . b のそれぞれの傾き talla . tallb は遅延時間を意味しているので、外部負荷容量が C 。で、遅延時間の設定が talla ~ tallb の時には、駆動電流が i a ~ i b であるせルをセルライブラリの中から選べば良い。

駆動電流の異なるセルに置き換えるとセルサイズ、トランジスタサイズが変化するので配線容量、ファンアウト容量も変化する。そこでレイアウト設計を最適化するために各セルについてファンアウト容量が設定した値を越えているかどうかを判断し(ステップS22)、各セルの外部負荷容量よる遅延時間が設定した範囲内になるように回路修正(ステップS21)を行いステップS21~S28を織り返す。

遅延時間が設定した範囲内にある場合には、ステップS29に進み実配線容量を用いた遅延付き 論理シミュレーションによる設計検証を行う。

誤りが検出されなければレイアウト投計を終了する(ステップS32)が、誤りが検出された場合にはステップS30に飛び、外部負荷容量によ

る遅延時間の設定範囲を変えるか、ステップ S 3 1 に進みファンアウト容量の設定値を変えてもう一度ファンアウト容量のチェック (ステップ S 2 2)を行い、この後自動配置配線レイアウト (S 2 3)を行い、所望の結果が得られるまでステップ S 2 1 ~ S 3 1 を繰り返し、レイアウト設計が終了する (ステップ S 3 2)。

述べたが、この他のSiLSIについても全く同様に設計することができる。

[発明の効果]

4. 図面の簡単な説明

第1図は本発明の一実施例に係る半導体集額回路の自動设計方法に関するフローチャートを示す図、第2図は外部負荷の容量と駆動電流との関係を示す図、第3図は本発明が適用された階層的レイアウト設計方法により設計されたG a A s 論理集務回路のチップ模式図、第4図は従来例の自動な計方法に関するフローチャートを示す図である。

密度の高いGaAs論理集積回路が得られた。

かくして本発明を G a A s 論理 果 積回路 の 設計 に適用することで、設計 T A T 、 レイアウト面積、 消費電力の改善が図れる。

第3図には本発明が適用された階層的レイアウト設計方法により設計された G a A s 論理集額回路のチップ模式図が示されている。

S21…益理修正、S22…ファンアウト容量の判断、S23…自動配線レイアウト、S24…外部負荷容量の自動読取り、S25…遅延時間の算出、S26…各信号線の遅延時間の合き換え、S29…益理シミュレーショント容量の設定、S31…ファンアウト容量の設定、S31…ファンアウト容量の設定、S31…ファンアウト容量の設定、S32…レイアウト設計終了、41…論理ブロッパット。

出願人代理人 弁理士 鈐 江 武 彦

